請問有人想玩up-sampling的DAC DIY套件嗎?

DIY 電子電路技術相關討論專區。

版主: Jeff, Korping_Chang

請問有人想玩up-sampling的DAC DIY套件嗎?

文章cjliao_steven 發表於 週日 5月 21, 2006 1:27 am

最近設計一顆up-sampling的晶片,可以把CD的44.1KHZ或48KHZ up-sampling到88.2KHZ或96KHZ,根據理論好像可以減少量化雜訊,也可以提高音響品質,根據改機試聽結果,聲音確實變比較細緻,不知道是否有人有興趣?如果有我就把它設計成套件,希望好東西能跟大家分享!
cjliao_steven
SR40
SR40
 
文章: 0
註冊時間: 週六 5月 20, 2006 6:24 pm
來自: TAIWAN

文章nettyu 發表於 週日 5月 21, 2006 1:44 am

有興趣+1
期待您的大作 :bs:
"手把青秧插滿田 低頭便見水中天 心地清境方為道 退步原來是向前"
在相同的軌道中,我們有著不同的際遇...
來到AA才發現,會讓人醉的不是只有酒而已...心醉比酒醉更迷人
頭像
nettyu
SR40
SR40
 
文章: 0
註冊時間: 週三 12月 22, 2004 10:55 pm
來自: Atlantis

文章abrahamkuo 發表於 週日 5月 21, 2006 5:17 pm

嗯…有錯請指正
記得所有的sigma-delta DAC都有oversampling的動作
應該是8x吧?!只有早期的pcm63才需要另外先用SM5813或
DF1706先升頻
如pcm1793 pcm1794就有內建升頻電路
而且直接作在chip內,反而簡單又省事
data sheet中也有講到pass band ripple與stop band attenuation的db數
pcm1793的dsp效能是普普,但 pcm1794就很猛了,應該是很多tap的運算
abrahamkuo
SR40
SR40
 
文章: 0
註冊時間: 週日 1月 01, 2006 8:32 pm
來自: 新竹

文章cjliao_steven 發表於 週一 5月 22, 2006 11:33 pm

abrahamkuo 寫:嗯…有錯請指正
記得所有的sigma-delta DAC都有oversampling的動作
應該是8x吧?!只有早期的pcm63才需要另外先用SM5813或
DF1706先升頻
如pcm1793 pcm1794就有內建升頻電路
而且直接作在chip內,反而簡單又省事
data sheet中也有講到pass band ripple與stop band attenuation的db數
pcm1793的dsp效能是普普,但 pcm1794就很猛了,應該是很多tap的運算


樓上講的確實沒錯,其實大部分的DAC都已經包含了oversampling的功能,據我所看到的大部分都是8x,不過經過我用示波器觀察,實際上好像是先經過up-sampling做noise-shape,然後又做down-sampling的動作,至於是不是如此我的示波器有點爛觀察不是很清楚.不過不論如何,根據理論很升高兩倍的sampling則DAC可以增加一位元的解析度,SNR應該是多增加3db.其實所謂over-sampling是在做interpolation(內部插值)的動作,當我們假定自然界中所有的聲音信號都是正弦波時就以sinc做內插,這幾乎也是任何廠牌DAC的over-sampling的方法,理論上就以現代的半導體技術而言,既然都是使用相同的原理來設計DAC晶片,如此各廠牌的聲音表現應該都很相近,那為何各種晶片的聲音表現都各有千秋?這似乎是頗值得玩味的問題.當然他的關鍵就在如上所說的"我們假定自然界中所有的聲音信號都是正弦波時",關於這一點我個人是相信此乃各DAC晶片廠商的KNOW-HOW.

至於有關pass band ripple與stop band attenuation此兩項數值倒是跟over-sampling比較無關,主要它是FIR數位濾波器的performance,以上的數值越小我們在做類比濾波的電路就越簡單,所謂tap運算也是FIR數位濾波器的運算他關係到如上兩項數值,當然我們也可以看的到DAC晶片的tap是幾級,在data sheet 中會標示group delay的數值,例如:37*1/fs,那就表示其FIR為37級(tap).

以上是個人的看法,如果有錯誤之處,還請多多指教了.
cjliao_steven
SR40
SR40
 
文章: 0
註冊時間: 週六 5月 20, 2006 6:24 pm
來自: TAIWAN

文章smore 發表於 週一 5月 22, 2006 11:49 pm

應該不是說『自然界中的聲音都是正弦波』,而應該說,已經經過證明,所有的波形都可以經由Fourier Series展開成有限或無限多個正弦函數的線性組合,關鍵就在於Fourier Series的coefficient該怎麼取的問題,再來就是製程技術,也就是design rule怎麼跟circuit design配合的問題。
音樂是國王;攝影是王后
頭像
smore
SR40
SR40
 
文章: 0
註冊時間: 週二 7月 13, 2004 6:20 am
來自: 台北市

文章cjliao_steven 發表於 週二 5月 23, 2006 12:49 am

『自然界中的聲音都是正弦波』,其實我所要表達的是在做interpolation的過程,因為在兩個離散的數值中間插值的問題,主要是這兩點在原來的類比信被取樣前是一個隨機波形,似乎在做interpolation時無法預測它的原始波形,假設原始信號為正弦波時,確實經過sinc interpolation能重建完美的正弦波.如果是隨機信號那就面臨很大的考驗,這也就是大家所一直在質疑的,經過取樣後真的能夠重建原始的類比信號波形嗎?無論如何,經過over-sampling或up-sampling只能提升SNR,至於是否能重建原始信號還是隨機的.當然最重要的還是聽覺上聲音表現,那還是取決於個人的偏好,就我個人而言,雖然嘗試設計這個晶片,還是不習慣那麼細的聲音.
cjliao_steven
SR40
SR40
 
文章: 0
註冊時間: 週六 5月 20, 2006 6:24 pm
來自: TAIWAN

文章smore 發表於 週二 5月 23, 2006 6:35 pm

cjliao_steven 寫:『自然界中的聲音都是正弦波』,其實我所要表達的是在做interpolation的過程,因為在兩個離散的數值中間插值的問題,主要是這兩點在原來的類比信被取樣前是一個隨機波形,似乎在做interpolation時無法預測它的原始波形,假設原始信號為正弦波時,確實經過sinc interpolation能重建完美的正弦波.如果是隨機信號那就面臨很大的考驗,這也就是大家所一直在質疑的,經過取樣後真的能夠重建原始的類比信號波形嗎?無論如何,經過over-sampling或up-sampling只能提升SNR,至於是否能重建原始信號還是隨機的.當然最重要的還是聽覺上聲音表現,那還是取決於個人的偏好,就我個人而言,雖然嘗試設計這個晶片,還是不習慣那麼細的聲音.

如果DAC的輸入信號是隨機的,那當然是無法預測,可是,如果輸入的信號被定義在20-20kHz的常見的各式樂器或人聲的信號的話,Fourier Transform之後就有可統計並可預測的值出現,在插值的猜測上就有跡可循了。另外,各家晶片聲音不一樣的原因不見得就是在此插值的使用上,它有可能是feedback circuit的差異、製程參數的不同(隨便舉例,給TSMC或是UMC代工,Design Rule就不一樣,自然出來的結果就不一樣,儘管電路是一樣的,也有卡spec.)、有工作溫度的不同所導致的I-V curve的不同的校正電路與否...等等,都有可能會影響到晶片的表現。
音樂是國王;攝影是王后
頭像
smore
SR40
SR40
 
文章: 0
註冊時間: 週二 7月 13, 2004 6:20 am
來自: 台北市

Re: 請問有人想玩up-sampling的DAC DIY套件嗎?

文章狂人 發表於 週二 5月 23, 2006 8:32 pm

cjliao_steven 寫:最近設計一顆up-sampling的晶片,可以把CD的44.1KHZ或48KHZ up-sampling到88.2KHZ或96KHZ,根據理論好像可以減少量化雜訊,也可以提高音響品質,根據改機試聽結果,聲音確實變比較細緻,不知道是否有人有興趣?如果有我就把它設計成套件,希望好東西能跟大家分享!


之前聽說過故意把輸出頻率改成非常用頻率可以減少干擾。例如 96KHz 改成 98KHz
每個數位線路中,都有個類比信號在大喊著 "放我出去~"
In every digital circuit, there is an analog signal screaming to get out.
頭像
狂人
SR60
SR60
 
文章: 69
註冊時間: 週一 3月 10, 2003 12:43 am
來自: 路西法的老家∼

文章cjliao_steven 發表於 週二 5月 23, 2006 10:55 pm

就統計的觀念而言,內插當然就根據信號的常態分布來做為依據,然而統計本身即是根據長時間資料收集分析後的一個公式或數值,因此根據這個結果應該比較難以呈現在統計過程中某個時間段落下實際狀況,統計結果所能表達的是被統計事或物長時間趨勢.

我是覺得必須把IC電路設計分成兩個區塊,數位跟類比,數位方面在確保電晶體能當開關的情形之下,TIMING就成為關鍵的問題,DSP的數值運算結果只要符合TIMING需求,應該就沒什麼問題.然而類比電路設計中I-V curve的電晶體特性就成為非常重要的關鍵,只是很不幸的當今能拿來作類比信號放大的所有零件I-V curve都是非線性,不論是BT,JFET,MOSFET,TUBE皆如此,當然這又關係到電路的小信號分析與大信號分析,然後又有為了減少非線性失真的FEEDBACK設計等等,當然這都關係到聲音的表現.另外還有最近在CIRRUS LOGIC的APLICATION NOTE 中所發現類比電路設計的NOISE問題.整體來說類比設計所要考慮的問題似乎比數位電路還多,這也就是為何會從自然世界中的類比轉換到當今舉目所及的數位化.不類比還是會永遠存在.
cjliao_steven
SR40
SR40
 
文章: 0
註冊時間: 週六 5月 20, 2006 6:24 pm
來自: TAIWAN

Re: 請問有人想玩up-sampling的DAC DIY套件嗎?

文章cjliao_steven 發表於 週二 5月 23, 2006 11:05 pm

狂人 寫:
cjliao_steven 寫:最近設計一顆up-sampling的晶片,可以把CD的44.1KHZ或48KHZ up-sampling到88.2KHZ或96KHZ,根據理論好像可以減少量化雜訊,也可以提高音響品質,根據改機試聽結果,聲音確實變比較細緻,不知道是否有人有興趣?如果有我就把它設計成套件,希望好東西能跟大家分享!


之前聽說過故意把輸出頻率改成非常用頻率可以減少干擾。例如 96KHz 改成 98KHz


我覺得做非整數倍的OVERSAMPLING比較麻煩,因為要有很大的記憶體作(BUFFER),然後再做RE-SAMPLING,原始的取樣點信號RE-SAMPLING之後會失真.
cjliao_steven
SR40
SR40
 
文章: 0
註冊時間: 週六 5月 20, 2006 6:24 pm
來自: TAIWAN

Re: 請問有人想玩up-sampling的DAC DIY套件嗎?

文章狂人 發表於 週三 5月 24, 2006 3:16 am

cjliao_steven 寫:
狂人 寫:
cjliao_steven 寫:最近設計一顆up-sampling的晶片,可以把CD的44.1KHZ或48KHZ up-sampling到88.2KHZ或96KHZ,根據理論好像可以減少量化雜訊,也可以提高音響品質,根據改機試聽結果,聲音確實變比較細緻,不知道是否有人有興趣?如果有我就把它設計成套件,希望好東西能跟大家分享!


之前聽說過故意把輸出頻率改成非常用頻率可以減少干擾。例如 96KHz 改成 98KHz


我覺得做非整數倍的OVERSAMPLING比較麻煩,因為要有很大的記憶體作(BUFFER),然後再做RE-SAMPLING,原始的取樣點信號RE-SAMPLING之後會失真.


但是可以參考一些高階的SRC IC,因為這樣做的結果不只是升頻,還會順手抑制 jitter 與干擾。
每個數位線路中,都有個類比信號在大喊著 "放我出去~"
In every digital circuit, there is an analog signal screaming to get out.
頭像
狂人
SR60
SR60
 
文章: 69
註冊時間: 週一 3月 10, 2003 12:43 am
來自: 路西法的老家∼

Re: 請問有人想玩up-sampling的DAC DIY套件嗎?

文章cjliao_steven 發表於 週三 5月 24, 2006 12:24 pm

狂人 寫:
cjliao_steven 寫:
狂人 寫:
cjliao_steven 寫:最近設計一顆up-sampling的晶片,可以把CD的44.1KHZ或48KHZ up-sampling到88.2KHZ或96KHZ,根據理論好像可以減少量化雜訊,也可以提高音響品質,根據改機試聽結果,聲音確實變比較細緻,不知道是否有人有興趣?如果有我就把它設計成套件,希望好東西能跟大家分享!


之前聽說過故意把輸出頻率改成非常用頻率可以減少干擾。例如 96KHz 改成 98KHz


我覺得做非整數倍的OVERSAMPLING比較麻煩,因為要有很大的記憶體作(BUFFER),然後再做RE-SAMPLING,原始的取樣點信號RE-SAMPLING之後會失真.


但是可以參考一些高階的SRC IC,因為這樣做的結果不只是升頻,還會順手抑制 jitter 與干擾。


是的,根據CS8420是這樣的描述的,請參考原文了.

SAMPLE RATE CONVERTER (SRC)

Multirate digital signal processing techniques are used to conceptually upsample the incoming data to very high rate
and then downsample to the outgoing rate, resulting in a 24-bit output, regardless of the width of the input. The filtering
is designed so that a full input audio bandwidth of 20 kHz is preserved if the input sample and output sample
rates are greater than 44.1 kHz. When the output sample rate becomes less than the input sample rate, the input is
automatically band limited to avoid aliasing products in the output. Careful design ensures minimum ripple and distortion
products are added to the incoming signal. The SRC also determines the ratio between the incoming and
outgoing sample rates, and sets the filter corner frequencies appropriately. Any jitter in the incoming signal has little
impact on the dynamic performance of the rate converter, and has no influence on the output clock.
cjliao_steven
SR40
SR40
 
文章: 0
註冊時間: 週六 5月 20, 2006 6:24 pm
來自: TAIWAN

Re: 請問有人想玩up-sampling的DAC DIY套件嗎?

文章狂人 發表於 週三 5月 24, 2006 4:11 pm

cjliao_steven 寫:
狂人 寫:但是可以參考一些高階的SRC IC,因為這樣做的結果不只是升頻,還會順手抑制 jitter 與干擾。


是的,根據CS8420是這樣的描述的,請參考原文了.

SAMPLE RATE CONVERTER (SRC)

Multirate digital signal processing techniques are used to conceptually upsample the incoming data to very high rate
and then downsample to the outgoing rate, resulting in a 24-bit output, regardless of the width of the input. The filtering
is designed so that a full input audio bandwidth of 20 kHz is preserved if the input sample and output sample
rates are greater than 44.1 kHz. When the output sample rate becomes less than the input sample rate, the input is
automatically band limited to avoid aliasing products in the output. Careful design ensures minimum ripple and distortion
products are added to the incoming signal. The SRC also determines the ratio between the incoming and
outgoing sample rates, and sets the filter corner frequencies appropriately. Any jitter in the incoming signal has little
impact on the dynamic performance of the rate converter, and has no influence on the output clock.



我知道阿,所以我才會提出來參考,還可以參考AD 跟BB的文章。
每個數位線路中,都有個類比信號在大喊著 "放我出去~"
In every digital circuit, there is an analog signal screaming to get out.
頭像
狂人
SR60
SR60
 
文章: 69
註冊時間: 週一 3月 10, 2003 12:43 am
來自: 路西法的老家∼

文章abrahamkuo 發表於 週三 5月 24, 2006 4:46 pm

cjliao_steven 寫:『自然界中的聲音都是正弦波』,其實我所要表達的是在做interpolation的過程,因為在兩個離散的數值中間插值的問題,主要是這兩點在原來的類比信被取樣前是一個隨機波形,似乎在做interpolation時無法預測它的原始波形,假設原始信號為正弦波時,確實經過sinc interpolation能重建完美的正弦波.如果是隨機信號那就面臨很大的考驗,這也就是大家所一直在質疑的,經過取樣後真的能夠重建原始的類比信號波形嗎?無論如何,經過over-sampling或up-sampling只能提升SNR,至於是否能重建原始信號還是隨機的.當然最重要的還是聽覺上聲音表現,那還是取決於個人的偏好,就我個人而言,雖然嘗試設計這個晶片,還是不習慣那麼細的聲音.

應該「不是假設訊號是正弦波」,而是假設「取樣頻率一半以外的聲音都不要」
若現在的sampling rate=44.1k,有效範圍是22.05k。當oversampling到8x時
44.1k*8=352.8k。但假設「22.05k以外的都不要」,就算要也沒辦法,因為沒取到啊。請複習「訊號與系統」...
也就是在頻譜上取一個方形,由0到22.05k=1,其它為0。現在將這個freq. domain的方形對應到time domain上面,就是
一個sinc function.
abrahamkuo
SR40
SR40
 
文章: 0
註冊時間: 週日 1月 01, 2006 8:32 pm
來自: 新竹

文章smore 發表於 週三 5月 24, 2006 5:02 pm

cjliao_steven 寫:就統計的觀念而言,內插當然就根據信號的常態分布來做為依據,然而統計本身即是根據長時間資料收集分析後的一個公式或數值,因此根據這個結果應該比較難以呈現在統計過程中某個時間段落下實際狀況,統計結果所能表達的是被統計事或物長時間趨勢.

我是覺得必須把IC電路設計分成兩個區塊,數位跟類比,數位方面在確保電晶體能當開關的情形之下,TIMING就成為關鍵的問題,DSP的數值運算結果只要符合TIMING需求,應該就沒什麼問題.然而類比電路設計中I-V curve的電晶體特性就成為非常重要的關鍵,只是很不幸的當今能拿來作類比信號放大的所有零件I-V curve都是非線性,不論是BT,JFET,MOSFET,TUBE皆如此,當然這又關係到電路的小信號分析與大信號分析,然後又有為了減少非線性失真的FEEDBACK設計等等,當然這都關係到聲音的表現.另外還有最近在CIRRUS LOGIC的APLICATION NOTE 中所發現類比電路設計的NOISE問題.整體來說類比設計所要考慮的問題似乎比數位電路還多,這也就是為何會從自然世界中的類比轉換到當今舉目所及的數位化.不類比還是會永遠存在.


1.我們聽音樂也不會只聽某一個時間點的音質而已,所以overall來看,統計的結果還是有意義的。
2.插值的演算法跟DSP的timing關係不大
3.I-V curve不是線性沒關係,像很簡單的NMOS+PMOS的inverter,它的Out/In curve就不會像MOS的common source curve或是transfer curve那樣的exponential關係。
4.數位有數位的問題,類比有類比的問題,數位化解決了很多類比的問題,但是同時也多生出了很多問題,像是數位信號的操作頻率較高,就要考慮到NMOS與PMOS的mobility不相等的問題...etc
音樂是國王;攝影是王后
頭像
smore
SR40
SR40
 
文章: 0
註冊時間: 週二 7月 13, 2004 6:20 am
來自: 台北市

文章cjliao_steven 發表於 週三 5月 24, 2006 6:12 pm

smore 寫:
cjliao_steven 寫:就統計的觀念而言,內插當然就根據信號的常態分布來做為依據,然而統計本身即是根據長時間資料收集分析後的一個公式或數值,因此根據這個結果應該比較難以呈現在統計過程中某個時間段落下實際狀況,統計結果所能表達的是被統計事或物長時間趨勢.

我是覺得必須把IC電路設計分成兩個區塊,數位跟類比,數位方面在確保電晶體能當開關的情形之下,TIMING就成為關鍵的問題,DSP的數值運算結果只要符合TIMING需求,應該就沒什麼問題.然而類比電路設計中I-V curve的電晶體特性就成為非常重要的關鍵,只是很不幸的當今能拿來作類比信號放大的所有零件I-V curve都是非線性,不論是BT,JFET,MOSFET,TUBE皆如此,當然這又關係到電路的小信號分析與大信號分析,然後又有為了減少非線性失真的FEEDBACK設計等等,當然這都關係到聲音的表現.另外還有最近在CIRRUS LOGIC的APLICATION NOTE 中所發現類比電路設計的NOISE問題.整體來說類比設計所要考慮的問題似乎比數位電路還多,這也就是為何會從自然世界中的類比轉換到當今舉目所及的數位化.不類比還是會永遠存在.


1.我們聽音樂也不會只聽某一個時間點的音質而已,所以overall來看,統計的結果還是有意義的。
2.插值的演算法跟DSP的timing關係不大
3.I-V curve不是線性沒關係,像很簡單的NMOS+PMOS的inverter,它的Out/In curve就不會像MOS的common source curve或是transfer curve那樣的exponential關係。
4.數位有數位的問題,類比有類比的問題,數位化解決了很多類比的問題,但是同時也多生出了很多問題,像是數位信號的操作頻率較高,就要考慮到NMOS與PMOS的mobility不相等的問題...etc


首先我必須強調的是,我沒去否定統計的意義,只是質疑不論用任何方法對取樣信號的重建是否原原本本的根原始信號一樣?只是OVERSAMPLING可以更接近原始信號.
當然就套用您所說的"工作溫度的不同所導致的I-V curve的不同的校正電路與否...等等,都有可能會影響到晶片的表現"這應該是再作類比電路設計時蠻重要的問題,非線性還是引導出許多的問題,我們也可以去看看NE5532跟OPA26042的DATA SHEET它們之間的非線性失真有將近十倍的差異,我想對於運算放大器的設計生產公司應該對非線性問題是蠻CARE的問題,當然對小信號來說NOISE也是一個重要的指標.
據我所知確實NMOS與PMOS的mobility不一樣,PMOS好像比較快,不過根據W/L的關係理論上好像不難克服,除此之外也跟您所說的"製程參數不同"相關,對IC製程而言應該是您比較清楚了.
cjliao_steven
SR40
SR40
 
文章: 0
註冊時間: 週六 5月 20, 2006 6:24 pm
來自: TAIWAN

文章cjliao_steven 發表於 週三 5月 24, 2006 6:25 pm

abrahamkuo 寫:
cjliao_steven 寫:『自然界中的聲音都是正弦波』,其實我所要表達的是在做interpolation的過程,因為在兩個離散的數值中間插值的問題,主要是這兩點在原來的類比信被取樣前是一個隨機波形,似乎在做interpolation時無法預測它的原始波形,假設原始信號為正弦波時,確實經過sinc interpolation能重建完美的正弦波.如果是隨機信號那就面臨很大的考驗,這也就是大家所一直在質疑的,經過取樣後真的能夠重建原始的類比信號波形嗎?無論如何,經過over-sampling或up-sampling只能提升SNR,至於是否能重建原始信號還是隨機的.當然最重要的還是聽覺上聲音表現,那還是取決於個人的偏好,就我個人而言,雖然嘗試設計這個晶片,還是不習慣那麼細的聲音.

應該「不是假設訊號是正弦波」,而是假設「取樣頻率一半以外的聲音都不要」
若現在的sampling rate=44.1k,有效範圍是22.05k。當oversampling到8x時
44.1k*8=352.8k。但假設「22.05k以外的都不要」,就算要也沒辦法,因為沒取到啊。請複習「訊號與系統」...
也就是在頻譜上取一個方形,由0到22.05k=1,其它為0。現在將這個freq. domain的方形對應到time domain上面,就是
一個sinc function.


其實我很想去製作一張信號產生器的CD,頻率可以從20HZ--22.05KHZ用CD PLAYER還是DVD PLAYER撥放,主要是看高頻部分經過DAC處理後的波型是怎樣,只是現在還沒時間去寫那個信號產生器的程式,如果完成也可以跟這麼多DIY迷分享.
cjliao_steven
SR40
SR40
 
文章: 0
註冊時間: 週六 5月 20, 2006 6:24 pm
來自: TAIWAN

Re: 請問有人想玩up-sampling的DAC DIY套件嗎?

文章cjliao_steven 發表於 週三 5月 24, 2006 6:39 pm

狂人 寫:
cjliao_steven 寫:
狂人 寫:但是可以參考一些高階的SRC IC,因為這樣做的結果不只是升頻,還會順手抑制 jitter 與干擾。


是的,根據CS8420是這樣的描述的,請參考原文了.

SAMPLE RATE CONVERTER (SRC)

Multirate digital signal processing techniques are used to conceptually upsample the incoming data to very high rate
and then downsample to the outgoing rate, resulting in a 24-bit output, regardless of the width of the input. The filtering
is designed so that a full input audio bandwidth of 20 kHz is preserved if the input sample and output sample
rates are greater than 44.1 kHz. When the output sample rate becomes less than the input sample rate, the input is
automatically band limited to avoid aliasing products in the output. Careful design ensures minimum ripple and distortion
products are added to the incoming signal. The SRC also determines the ratio between the incoming and
outgoing sample rates, and sets the filter corner frequencies appropriately. Any jitter in the incoming signal has little
impact on the dynamic performance of the rate converter, and has no influence on the output clock.



我知道阿,所以我才會提出來參考,還可以參考AD 跟BB的文章。


我倒是還沒看過AD 跟BB的說,不過到是覺得最近好像蠻紅的,只是沒玩過就不知道聽起來的感覺是怎樣.我到是覺得不論用什麼方都是希望使每個音響的聆聽者符合他的系統的最好聽的聲音.
cjliao_steven
SR40
SR40
 
文章: 0
註冊時間: 週六 5月 20, 2006 6:24 pm
來自: TAIWAN

文章abrahamkuo 發表於 週三 5月 24, 2006 6:45 pm

cjliao_steven 寫:其實我很想去製作一張信號產生器的CD,頻率可以從20HZ--22.05KHZ用CD PLAYER還是DVD PLAYER撥放,主要是看高頻部分經過DAC處理後的波型是怎樣,只是現在還沒時間去寫那個信號產生器的程式,如果完成也可以跟這麼多DIY迷分享.

用matlab就可以寫出來了。或是用RMAA也可以產生出來
(其實這就是RMAA的測試項目之一)
但問題是整個channel response並不是線性的,比如說個別1k、3k的response並不等於1k+3k(同時)的response。所以我們作的測試是有限的,只能看見某一部分的performace。不過當然如果連基本的測試都不好,那就算是很糟了。還有單頻音很難聽,很刺耳喔
abrahamkuo
SR40
SR40
 
文章: 0
註冊時間: 週日 1月 01, 2006 8:32 pm
來自: 新竹

文章smore 發表於 週三 5月 24, 2006 10:31 pm

[quote="cjliao_steven]

首先我必須強調的是,我沒去否定統計的意義,只是質疑不論用任何方法對取樣信號的重建是否原原本本的根原始信號一樣?只是OVERSAMPLING可以更接近原始信號.
當然就套用您所說的"工作溫度的不同所導致的I-V curve的不同的校正電路與否...等等,都有可能會影響到晶片的表現"這應該是再作類比電路設計時蠻重要的問題,非線性還是引導出許多的問題,我們也可以去看看NE5532跟OPA26042的DATA SHEET它們之間的非線性失真有將近十倍的差異,我想對於運算放大器的設計生產公司應該對非線性問題是蠻CARE的問題,當然對小信號來說NOISE也是一個重要的指標.
據我所知確實NMOS與PMOS的mobility不一樣,PMOS好像比較快,不過根據W/L的關係理論上好像不難克服,除此之外也跟您所說的"製程參數不同"相關,對IC製程而言應該是您比較清楚了.[/quote]
1.好不好聽本來就不等於是不是比較"傳真",否則就不會有所謂的『監聽級』跟『旗艦級』耳機的差別了!
2.temperature-dependent I-V curve不限於類比電路,數位電路最簡單的inverter,因為溫度不同,再由於PMOS與NMOS的溫度係數不一樣,導致偏壓點不一樣,輸出電壓是會有差別的,當然連帶著,輸入阻抗也會隨著溫度升高而變小。
3.distortion跟很多東西相關,例如你想要提高gain,那麼bandwidth就不一樣,frequency response curve就不一樣,自然就會產生distortion
4.NMOS的mobility遠高於PMOS,這跟W/L沒有關係,比較低的mobility用比較高的W/L ratio只是cover掉Ids的大小而已,基本上cut frequency fT與 W/L的關係不大,除非你為了ㄍ一ㄥ大汲級電流Ids,硬是縮小 L 到足以產生short channel effect的地步。但是這些簡單的聲頻元件的Operational amplifier並不會用到那麼高階的製程技術。
5.除非是在同一家Fab做出IC,否則很難完完全全確定IC性質的差異是來自於電路設計的好壞。不過,換個角度來看,Intel的晶片quality好,其實不是它的電路設計得好,而是它的製程太厲害了,比台積電還要好,所以同樣的晶片電路給台積電做跟給Intel做(如果它願意的話),Intel做出來的performance會比較好。
音樂是國王;攝影是王后
頭像
smore
SR40
SR40
 
文章: 0
註冊時間: 週二 7月 13, 2004 6:20 am
來自: 台北市

文章smore 發表於 週三 5月 24, 2006 10:37 pm

cjliao_steven 寫:
abrahamkuo 寫:
cjliao_steven 寫:『自然界中的聲音都是正弦波』,其實我所要表達的是在做interpolation的過程,因為在兩個離散的數值中間插值的問題,主要是這兩點在原來的類比信被取樣前是一個隨機波形,似乎在做interpolation時無法預測它的原始波形,假設原始信號為正弦波時,確實經過sinc interpolation能重建完美的正弦波.如果是隨機信號那就面臨很大的考驗,這也就是大家所一直在質疑的,經過取樣後真的能夠重建原始的類比信號波形嗎?無論如何,經過over-sampling或up-sampling只能提升SNR,至於是否能重建原始信號還是隨機的.當然最重要的還是聽覺上聲音表現,那還是取決於個人的偏好,就我個人而言,雖然嘗試設計這個晶片,還是不習慣那麼細的聲音.

應該「不是假設訊號是正弦波」,而是假設「取樣頻率一半以外的聲音都不要」
若現在的sampling rate=44.1k,有效範圍是22.05k。當oversampling到8x時
44.1k*8=352.8k。但假設「22.05k以外的都不要」,就算要也沒辦法,因為沒取到啊。請複習「訊號與系統」...
也就是在頻譜上取一個方形,由0到22.05k=1,其它為0。現在將這個freq. domain的方形對應到time domain上面,就是
一個sinc function.


其實我很想去製作一張信號產生器的CD,頻率可以從20HZ--22.05KHZ用CD PLAYER還是DVD PLAYER撥放,主要是看高頻部分經過DAC處理後的波型是怎樣,只是現在還沒時間去寫那個信號產生器的程式,如果完成也可以跟這麼多DIY迷分享.

講到這個,我老闆之前隨便弄了一段音樂,然後在電腦上在這段音樂之中加入一個固定的 10 Hz 的頻率的波載在原本的載波上,然後放給許多人聽,有一些人聽了之後就開始亂跳舞起來了,原因是因為腦波的其中一個頻率就是約10 Hz。超可怕!!!
音樂是國王;攝影是王后
頭像
smore
SR40
SR40
 
文章: 0
註冊時間: 週二 7月 13, 2004 6:20 am
來自: 台北市

文章magi 發表於 週四 5月 25, 2006 11:08 am

smore 寫:講到這個,我老闆之前隨便弄了一段音樂,然後在電腦上在這段音樂之中加入一個固定的 10 Hz 的頻率的波載在原本的載波上,然後放給許多人聽,有一些人聽了之後就開始亂跳舞起來了,原因是因為腦波的其中一個頻率就是約10 Hz。超可怕!!!


.....音波武器??? :mad:
magi
SR40
SR40
 
文章: 8
註冊時間: 週五 3月 28, 2003 3:07 pm

文章vpeng 發表於 週四 5月 25, 2006 11:21 am

其實 Upsampling 本來就不能保證還原的訊號一定比 Non-Upsampling 來的好,
這其中又牽扯到還原訊號的方法,
方法的不同,就會導致還原出來的訊號不同,
所以導致各家 DAC 在聽感上的不同。

在數學的角度來說,只要經過 Sampling 的訊號,
就一定會失真,無論你是否有 Upsampling 或是有多精密的還原方法,
因為 Upsampling 或是精密的還原方法都不能還原出跟原始 Analog 一樣的訊號。

以統計的角度來說,
也只能說有比較高的機率,經過 Upsampling 之後的訊號,
經過還原之後的失真度較低。
但是這也不保證在每個 Test Pattern 都成立。
頭像
vpeng
SR40
SR40
 
文章: 0
註冊時間: 週三 10月 06, 2004 9:43 pm
來自: 新竹

文章vpeng 發表於 週四 5月 25, 2006 11:22 am

再來,我們在討論 Sampling 與 Reconstruct 在工程上的問題,
一般的訊號取樣,
大家都清楚只要符合 Sampling Theory,取樣就算有效,
另一方面,大家也清楚,如果在取樣的時候,提高取樣頻率,失真度會降低,
但是提高取樣頻率,就會導致數位資料量增加,
這就面臨 Trade Off 的困境,
因為你想將音訊資料存在 CD 中,
但是 CD 能儲存的資料量卻又固定,
於是只好犧牲音質,將取樣頻率降低至一般 CD 能夠容納大約 70 分鐘左右的雙聲道音樂,
也就是現在的 44.1 KHz,
意思是說,在源頭的部分,你就只有 44.1 KHz,之後即使 Upsampling,如同我上面提到,
也不能保證,一定會更貼近原始的 Analog 訊號。

我們再討論還原的問題,
最簡單從數位還原至類比的方法,
就是將每個數位訊號直接做連線,
然後經過 Low-Pass Filter 來緩和直接連線所造成的不連續波形,
以及去除人耳聽不到的頻率。
但是,數學中的理想 Filter 在工程中不可能實現,
就是說在 Frequency Domain 上的理想方形 Filter,
即使在數學上可計算出在 Time Domain 為一 Sinc 函數,
但是 Sinc 函數在 Time Domain 是在時間趨近正無限大跟負無限大時才會趨近於 0,
在工程上來實現,我只能取中間比較重要的部分,
所以在 Frequency Domain 來說,就不是一個完美的方形 Filter,
所以要完全濾掉人耳聽不到的頻率,這也是不可能辦到的。
頭像
vpeng
SR40
SR40
 
文章: 0
註冊時間: 週三 10月 06, 2004 9:43 pm
來自: 新竹

文章vpeng 發表於 週四 5月 25, 2006 11:23 am

最後,我們討論聽感的問題,
每個人所聆聽的音樂不同,
每個人對於音樂本身的感受程度也不同,
這也是為什麼高檔的 DAC 即使提供了 Upsampling 的功能,
他還是會提供一般 Sampling 的方式,
因為每個人所喜好的音樂不同,
每種不同的音樂類型,在不同的還原方式下,
都會出現不同的失真,
這種失真,是不是每個人都喜歡,那就不一定了,
也就是說,失真的比較小的波形,不見得大家都會喜歡,
因為人耳本來就是不精準的儀器,
人的大腦本來就是不完全理性的判斷,
所以,我的建議是,
無論有沒有 Upsampling 的功能,
只要是試聽過好聽的 DAC,就是好的 DAC。
頭像
vpeng
SR40
SR40
 
文章: 0
註冊時間: 週三 10月 06, 2004 9:43 pm
來自: 新竹

下一頁

回到 音響 DIY 電路技術討論

誰在線上

正在瀏覽這個版面的使用者:沒有註冊會員 和 23 位訪客