電容的Slew rate?

[9999]

在所有的官方參數中,都沒有看到過電容的Slew rate(被動元件用這稱法好像怪怪的...知道意思就好 )
這Slew rate該如何計算呢?

理想電容的Slew rate應該趨近於無限大,所以是以理想電容+ESR串聯

的角度去思考Slew rate? 還是從max ripple current去思考?

還是理論高頻響應越好,Slew rate就會越高? (其實意義接近Low ESR/ESL..?)

請指教了....

[David Lin]

"電容性"的基本物理定義是啥!?

"阻止電壓瞬間變化"~這樣的東西要是硬用"slew rate"去量..
可能是 "1/無限大" ..

[狂人]

http://www.illinoiscapacitor.com/pdf2/Series/MPW.pdf

你說的應該是這個吧，他的dv/dt，不過個人並沒有看到有很多廠商列這個數值出來。

[skyboat]

http://www.illinoiscapacitor.com/pdf2/Series/MPW.pdf

你說的應該是這個吧，他的dv/dt，不過個人並沒有看到有很多廠商列這個數值出來。

Illinois Capacitor 它們家有定義解釋，不過我英文爛，看不太明白 ：

Pulse Rise Time

The pulse rise time is the slope of the voltage waveform during charging or discharging of the capacitor.

The purse rise time should be determined from the steepest portion of the voltage waveform. Dv/dt rating
is 10% of the dv/dt applied to the capacitor after 10,000 cycles at a 1Hz repetition rate. Expressed in volts
per microsecond.

[狂人]

後來又查了一下，這個跟電容的Ripple Current有異曲同工之妙，都是最高可承受的標示，而不是最高放電能力。

[9999]

http://www.illinoiscapacitor.com/pdf2/Series/MPW.pdf

你說的應該是這個吧，他的dv/dt，不過個人並沒有看到有很多廠商列這個數值出來。

沒錯 就是指這個... 不過我指的是能力值而不是可承受值....

雖然說是可承受的最高標示,但我在想....放電能力其實應該本身也是有上限。

也許可能還是By ESR吧?

不過我比較懷疑的是: 好比電解電容的Slew Rate會不會比預期還低,也許是因為電解質中電子移動速度較慢...?
總有感覺覺得一大堆電解電容不管怎麼並聯,也不能取代幾個陶瓷/塑膠電容並聯的效果.......
換個角度來說,就是電容的 dt/dv 也不會因為並聯而上升......因為每一顆的slew rate都一樣....

也許是一種幻覺

[狂人]

http://www.illinoiscapacitor.com/pdf2/Series/MPW.pdf

你說的應該是這個吧，他的dv/dt，不過個人並沒有看到有很多廠商列這個數值出來。

沒錯 就是指這個... 不過我指的是能力值而不是可承受值....

雖然說是可承受的最高標示,但我在想....放電能力其實應該本身也是有上限。

也許可能還是By ESR吧?

不過我比較懷疑的是: 好比電解電容的Slew Rate會不會比預期還低,也許是因為電解質中電子移動速度較慢...?
總有感覺覺得一大堆電解電容不管怎麼並聯,也不能取代幾個陶瓷/塑膠電容並聯的效果.......
換個角度來說,就是電容的 dt/dv 也不會因為並聯而上升......因為每一顆的slew rate都一樣....

也許是一種幻覺

我是覺得應該極限性能都比這個的標示高，不然應該也不會列出來吧... 不過電容可能撐不了多久就要換了...

[abrahamkuo]

個人想法，也許有錯…

當電路某個瞬間，需要一個電流I
造成電壓在這個瞬間有掉下去dv
這個電流由一顆電容來提供I=dv/dt
若是有兩顆電容的話，掉下去的dv只要1/2 dv即可
產生同樣的I

所以就瞬間電流能力與電壓穩定來說
電容並聯愈多，應該是愈有效的

據說電容品質的好壞，ESR有可能差十倍以上
這樣的話，是不是爛電容用個幾十顆，可抵上一顆好電容？？？
我也不知道，有人試過嗎？

[9999]

個人想法，也許有錯…

當電路某個瞬間，需要一個電流I
造成電壓在這個瞬間有掉下去dv
這個電流由一顆電容來提供I=dv/dt
若是有兩顆電容的話，掉下去的dv只要1/2 dv即可
產生同樣的I

所以就瞬間電流能力與電壓穩定來說
電容並聯愈多，應該是愈有效的

據說電容品質的好壞，ESR有可能差十倍以上
這樣的話，是不是爛電容用個幾十顆，可抵上一顆好電容？？？
我也不知道，有人試過嗎？

這也是我為何貼這篇的原因

因為我拿電容來做一個filiter,對抗一個pulse造成的電源bounce

54顆超低LOW ESR(NCC KY)的電解電容(單顆25V/470uf)並聯
效果比不過
6顆MKP電容(單顆100V/20uf)並聯

我在想,會不會不是看ESR,而是Slew rate....

[abrahamkuo]

我想....
就物理上來說，ESR愈小，代表電流要流出電容的阻礙愈小
愈容易流出去，所slew rate應該是愈高
也就是ESR和slew rate應是同一種能力的不同表示方式

至於54比6的問題，還要再查一下各別的ESR是多少？
也許NCC KY 的ESR雖然號稱超低，但實際上或是比起MKP來說
還是大了很多倍，才會造成這個結果

還有一種可能，電容在高頻下，除了電阻之外，還有電感的特性
若是有電感串在上面，就表示高速的反應會受限
可以把它想成動作會慢半拍的效果
也就是突然需要一個電流時，雖然給的出來，不過動作卻慢半拍
造成pulse無法消乾淨的結果

純個人推想，有錯請指正一下，謝謝

[9999]

我想....
就物理上來說，ESR愈小，代表電流要流出電容的阻礙愈小
愈容易流出去，所slew rate應該是愈高
也就是ESR和slew rate應是同一種能力的不同表示方式

至於54比6的問題，還要再查一下各別的ESR是多少？
也許NCC KY 的ESR雖然號稱超低，但實際上或是比起MKP來說
還是大了很多倍，才會造成這個結果

還有一種可能，電容在高頻下，除了電阻之外，還有電感的特性
若是有電感串在上面，就表示高速的反應會受限
可以把它想成動作會慢半拍的效果
也就是突然需要一個電流時，雖然給的出來，不過動作卻慢半拍
造成pulse無法消乾淨的結果

純個人推想，有錯請指正一下，謝謝

我也是這樣想的
不過想到OPA的Gain BW跟Slew rate沒有絕對相關
我在想這個觀念是否能夠套用在電容上.....

[za444]

我想....
就物理上來說，ESR愈小，代表電流要流出電容的阻礙愈小
愈容易流出去，所slew rate應該是愈高
也就是ESR和slew rate應是同一種能力的不同表示方式

至於54比6的問題，還要再查一下各別的ESR是多少？
也許NCC KY 的ESR雖然號稱超低，但實際上或是比起MKP來說
還是大了很多倍，才會造成這個結果

還有一種可能，電容在高頻下，除了電阻之外，還有電感的特性
若是有電感串在上面，就表示高速的反應會受限
可以把它想成動作會慢半拍的效果
也就是突然需要一個電流時，雖然給的出來，不過動作卻慢半拍
造成pulse無法消乾淨的結果

純個人推想，有錯請指正一下，謝謝

哇.............單純看電容,沒錯,它也有ESL
所以.....稿不好,你ESL就這樣把你的ESR吃掉囉
不過.....有時,我確會要這個ESL
來做一個"適當"的阻抗匹配

[9999]

我想....
就物理上來說，ESR愈小，代表電流要流出電容的阻礙愈小
愈容易流出去，所slew rate應該是愈高
也就是ESR和slew rate應是同一種能力的不同表示方式

至於54比6的問題，還要再查一下各別的ESR是多少？
也許NCC KY 的ESR雖然號稱超低，但實際上或是比起MKP來說
還是大了很多倍，才會造成這個結果

還有一種可能，電容在高頻下，除了電阻之外，還有電感的特性
若是有電感串在上面，就表示高速的反應會受限
可以把它想成動作會慢半拍的效果
也就是突然需要一個電流時，雖然給的出來，不過動作卻慢半拍
造成pulse無法消乾淨的結果

純個人推想，有錯請指正一下，謝謝

哇.............單純看電容,沒錯,它也有ESL
所以.....稿不好,你ESL就這樣把你的ESR吃掉囉
不過.....有時,我確會要這個ESL
來做一個"適當"的阻抗匹配

啊啊,說到ESL,就不光是只有阻抗,還有相位......

這下子Slew rate好像可以搬出來用了

我在想,一個"慢速" (ESR高,ESL高,相位延遲多) 的電容與快速的電容並連,
到底是怎樣的一個情況....

有人只要系統併上一顆爛店容就會覺得聲音遜掉....
我在想跟這會不會有關........

再開一篇討論電子流好了